Testing block synchronous digital circuits
: clock system analysis and test scheduling

  • H.G.H. Vermeulen

Scriptie/Masterproef: Master

Samenvatting

Datum prijs31 aug 1997
Originele taalEngels
BegeleiderP.W.M. Merkus (Externe coach) & M.T.M. Segers (Afstudeerdocent 1)

Citeer dit

'