Methodology for building processor design space exploration frameworks.

F. Barat, T. Aa, van der, M. Jayapala, G. Deconinck, R. Lauwereins, H. Corporaal

Onderzoeksoutput: Hoofdstuk in Boek/Rapport/CongresprocedureConferentiebijdrageAcademicpeer review

Originele taal-2Engels
TitelProceedings of 3rd Workshop on Optimizations for DSP and Embedded Systems (ODES 2005)
StatusGepubliceerd - 2005
Evenement3rd Workshop on Optimizations for DSP and Embedded Systems (ODES 2005) - San Jose, CA, Verenigde Staten van Amerika
Duur: 20 mrt 200523 mrt 2005
Congresnummer: 3

Workshop

Workshop3rd Workshop on Optimizations for DSP and Embedded Systems (ODES 2005)
Verkorte titelODES 2005
Land/RegioVerenigde Staten van Amerika
StadSan Jose, CA
Periode20/03/0523/03/05
AnderODES 2005, San Jose, USA

Citeer dit