Deadlock prevention in the ÆTHEREAL protocol

B. Gebremichael, F.W. Vaandrager, M. Zhang, K.G.W. Goossens, E. Rijpkema, A. Radulescu

Onderzoeksoutput: Hoofdstuk in Boek/Rapport/CongresprocedureConferentiebijdrageAcademicpeer review

16 Citaten (Scopus)
1 Downloads (Pure)

Samenvatting

The ÆTHEREAL protocol enables both guaranteed and best effort communication in an on-chip packet switching network. We discuss a formal specification of ÆTHEREAL and its underlying network in terms of the PVS specification language. Using PVS we prove absence of deadlock for an abstract version of our model.
Originele taal-2Engels
TitelCorrect hardware design and verification methods : 13th IFIP WG 10.5 advanced research working conference, CHARME 2005, Saarbrücken, Germany, October 3-6, 2005 : proceedings
RedacteurenD. Borrione, W. Paul
Plaats van productieBerlin
UitgeverijSpringer
Pagina's345-348
ISBN van geprinte versie978-3-540-29105-3
DOI's
StatusGepubliceerd - 2005

Publicatie series

NaamLecture Notes in Computer Science
Volume3725
ISSN van geprinte versie0302-9743

Vingerafdruk

Duik in de onderzoeksthema's van 'Deadlock prevention in the ÆTHEREAL protocol'. Samen vormen ze een unieke vingerafdruk.

Citeer dit