Æthereal network on chip: Concepts, architectures, and implementations

K.G.W. Goossens, J.T.M.H. Dielissen, A. Radulescu

Onderzoeksoutput: Bijdrage aan tijdschriftTijdschriftartikelAcademicpeer review

643 Citaten (Scopus)
5 Downloads (Pure)


Many SoC applications require guaranteed levels of service and performance. Can networks on chips (NoCs) enable such guarantees? Here, the authors demonstrate that the Æthereal network can. This particular NoC, developed at Philips Research Laboratories, encompasses hardware, a programming model, and a design flow. Read on to find out about the details. © 2005 IEEE. U7 - Cited By (since 1996): 159 U7 - Export Date: 5 February 2010 U7 - Source: Scopus
Originele taal-2Engels
Pagina's (van-tot)414-421
Aantal pagina's8
TijdschriftIEEE Design and Test of Computers
Nummer van het tijdschrift5
StatusGepubliceerd - 2005


Duik in de onderzoeksthema's van 'Æthereal network on chip: Concepts, architectures, and implementations'. Samen vormen ze een unieke vingerafdruk.

Citeer dit