Persoonlijk profiel

Quote

I am designing a Phase-Locked Loop (PLL) based frequency synthesizer for 60 GHz FMCW radar. The single-chip radars will be used to form a phased-array radar for imaging. My research focus is to synchronize the phases of the PLL output signals from different chips.

Opleiding / Academische kwalificatie

Electrical engineering, Master, Korea University

20092011

Computer systems, architectures, networks, Bachelor, Bangladesh University of Engineering and Technology

20022007

Externe posities

Analog Design Engineer, DOESTEK Co. Ltd.

20112015

Vingerafdruk

Verdiep u in de onderzoeksgebieden waarop Debashis Dhar actief is. Deze onderwerplabels komen uit het werk van deze persoon. Samen vormen ze een unieke vingerafdruk.
  • 1 Soortgelijke profielen